人工智能 SoC 设计解决方案
Micro-IP 致力于提供高质量的人工智能 SoC 设计服务，包括 IP 设计、优化、集成和验证。用户可以充分利用 Micro-IP 丰富的 AI SoC 经验。
卓越功能
用户体验
上市时间
分析质量
服务成本
MicroIP 服务：
带协处理器的 ARM/RISCV
(加速器）
► PyTorch 和 ONNX 中的 DNN 模型
▷ MobileNet、ResNet-18、ResNet-34
► MAC 优化器
▷ 张量优化、内存规划、数据布局转换
► 系统级性能评估
▷ TLM 模型 + 周期精确的 ISS
▷ 例如ARM v8.0-A / 高速缓存 +加速器 +
▷ 片上 SRAM 缓冲器 + DRAM 控制器 + DRAM
► 剖析系统特征
▷ 计算瓶颈
▷ 数据通信规模/带宽要求
▷ 片上缓冲区大小
▷ DRAM 控制器的开销
▷ DRAM 数据映射/延迟的影响
► ARM/FPGA 原型开发：系统综合与代码生成
MicroIP 服务：
可重构 ARM/FPGA
人工智能加速器
► 图像/音频应用中的人工智能处理实例
► 将 FPGA 用作人工智能加速器
▷ 成本效益高，适合小批量/中批量生产
▷ 性能/低功耗优势优于 CPU
► ARM 简化了用户界面和软件栈
► 利用现有 IP 进行图像/音频处理
► MicroIP 可帮助进行系统设计、定制、优化和集成 (SOM/SIP/ASIC)
MicroIP 服务：
AI-SoC / 架构设计咨询
► ML 应用市场非常多样化，需要定制化服务
▷ 应用模型、系统规格、性能要求、软件栈、目标平台等。
► 作为 SoC 设计和人工智能专家，Micro-IP 提供端到端设计、探索和优化服务
▷ 全系统性能/成本早期评估（CPU + 高速缓存 + DLA + DRAM）
▷ 定制人工智能加速器原型开发（在 FPGA 上）
▷ 在人工智能加速器（FPGA/SoC）上加速训练有素的 NN
- 支持音频/视频处理单元
▷ 使用多芯片 SIP 或 SoC 与 eFPGA（SoC 上）集成
► Micro-IP 提供架构咨询
▷ 拥有 20 多年的架构/SoC 设计经验
▷ 架构、任务映射/调度、系统评估、性能权衡等。
▷ 帮助进行微调和设计定制，打造市场差异化
