人工智能 SoC 设计解决方案
Micro-IP 致力于提供高质量的人工智能 SoC 设计服务,包括 IP 设计、优化、集成和验证。用户可以充分利用 Micro-IP 丰富的 AI SoC 经验。
优势
提升用户体验
加速上市时间
完整分析质量
降低服务费用
MicroIP 服务:
带协处理器的 ARM/RISCV
(加速器)
► PyTorch 和 ONNX 中的 DNN 模型
▷ MobileNet、ResNet-18、ResNet-34
► MAC 优化器
▷ 张量优化、内存规划、数据布局转换
► 系统级性能评估
▷ TLM 模型 + 周期精确的 ISS
▷ 例如ARM v8.0-A / 高速缓存 +加速器 +
▷ 片上 SRAM 缓冲器 + DRAM 控制器 + DRAM
► 剖析系统特征
▷ 计算瓶颈
▷ 数据通信规模/带宽要求
▷ 片上缓冲区大小
▷ DRAM 控制器的开销
▷ DRAM 数据映射/延迟的影响
► ARM/FPGA 原型开发:系统综合与代码生成
MicroIP 服务:
可重构 ARM/FPGA
人工智能加速器
► 图像/音频应用的人工智能处理示例
► 使用 FPGA 作为人工智能加速器
▷ 低/中批量生产的成本效益
▷ 优于 CPU 的性能/低功耗优势
► ARM 促进用户界面和软件组合
► 利用现有硅智财进行图像/音频处理
► MicroIP 提供系统设计、定制、优化、集成(SOM/SIP/ASIC)
MicroIP 服务:
AI-SoC / 架构设计咨询
► 机器学习应用市场极为多样化,需要定制
▷ 应用模型、系统规格、性能要求、软件栈、目标平台等。
► 作为 SoC 设计和人工智能专家,Micro-IP 提供端到端设计、探索和优化服务
▷ 对整个系统的性能/成本(CPU + 高速缓存 + DLA + DRAM)进行早期评估
▷ 定制人工智能加速器原型开发(在 FPGA 上)
▷ 在人工智能加速器(FPGA/SoC)上加速训练有素的 NN
- 支持音频/视频处理单元
▷ 使用多芯片 SIP 或 SoC 与 eFPGA(SoC 上)集成
► Micro-IP 提供架构咨询
▷ 拥有超过 20 年的架构 / SoC 设计经验
▷ 透过有效地架构化与任务规划,使调度、系统评估与性能达到权衡
▷ 经由效能微调与设计订制打造市场差异化